


Tema 3

Convertidores Analógicos Digitales (ADC)

Índice


1. Fundamentos
2. Especificaciones
3. Técnicas de conversión
4. Ejemplo: AD7896

ADC - principio de funcionamiento



Muestreo - Criterio de Nyquist


**ANALOG SIGNAL f_a SAMPLED @ f_s USING IDEAL SAMPLER
HAS IMAGES (ALIASES) AT $|\pm Kf_s \pm f_a|$, $K = 1, 2, 3, \dots$**




Muestreo - Criterio de Nyquist

Ejemplo: señal de 900 kHz muestreada a 1 MHz

Dominio del tiempo








Dominio de la frecuencia





Criterio Nyquist: $f_s/2$ en la máxima frecuencia de entrada que no produce *aliasing*

Filtro anti-aliasing




Filtro anti-aliasing vs muestreo



Sobremuestrear ($f_s \gg 2f_a$) reduce el orden necesario para el filtro anti-aliasing

ADC - principio de funcionamiento




El rango del fondo de escala a la entrada V_{FSR} depende de una tensión de referencia V_{REF}

$$CD = 2^n \frac{V_e}{V_{FSR}}$$

$$1\text{LSB} = \frac{V_{FSR}}{2^n}$$

$$D = \frac{CD}{2^n} = b_1 2^{-1} + b_2 2^{-2} + b_3 2^{-3} + \dots + b_n 2^{-n}$$

ADC - principio de funcionamiento



$$CD = 2^n \frac{V_e}{V_{FSR}}$$

Ejemplo:

$$n=8$$


$$V_{FSR}=5V$$

$$V_e(t)=4V$$

$$\Rightarrow CD = 2^n \frac{V_e}{V_{FSR}} = 204,8 \Rightarrow 204 \text{ ó } 205?$$


Función de transferencia: cuantificación por “truncamiento”

- Los puntos azules son:
 - Los valores de cuantificación
 - Los valores de comparación para detectar el cambio de escalón (truncamiento)
- Coinciden con el valor de un DAC ideal si se le introduce ese CD




Función de transferencia: cuantificación por “redondeo”

- Los puntos azules son:
 - Los valores de cuantificación
- Los valores de comparación para detectar el cambio de escalón están desplazados $\frac{1}{2}$ LSB (redondeo)
- Coinciden con el valor de un DAC ideal si se le introduce ese CD menos $\frac{1}{2}$ LSB




Rango dinámico de entrada (FSR)

Unipolar (Ej: 0 a 5V)



Bipolar (Ej: -2.5V a 2.5V)



Códigos de salida

- Unipolares: binario natural o BCD
- Bipolares

CÓDIGOS BIPOLARES			
FRACCIÓN	SIGNO MÁS MAGNITUD	COMPLEMENTO A DOS	BINARIO DESPLAZADO
+7/8	0111	0111	1111
+6/8	0110	0110	1110
+5/8	0101	0101	1101
+4/8	0100	0100	1100
+3/8	0011	0011	1011
+2/8	0010	0010	1010
+1/8	0001	0001	1001
0+	0000	0000	1000
0-	1000	(0000)	(1000)
-1/8	1001	1111	0111
-2/8	1010	1110	0110
-3/8	1011	1101	0101
-4/8	1100	1100	0100
-5/8	1101	1011	0011
-6/8	1110	1010	0010
-7/8	1111	1001	0001
-8/8		(1000)	(0000)

Resolución

- ❑ Cambio mínimo que puede detectar el ADC (1 LSB)

$$1 \text{ LSB} = \frac{V_{\text{FSR}}}{2^n} \quad (\text{V})$$


- ❑ Que también se puede expresar como:

bits	$V_{\text{FSR}} = 5\text{V}$	Resolución
8	19 mV	0.39 %
12	1.22 mV	0.024 %
16	0.076 mV	0.0015 %

$$1 \text{ LSB} = \frac{100}{2^n} \quad (\% \text{FSR})$$

$$1 \text{ LSB} = \frac{10^6}{2^n} \quad (\text{ppm FSR})$$

Terminales



Índice

1. Fundamentos
- 2. Especificaciones**
3. Técnicas de conversión
4. Ejemplo: AD7896


Error de cuantificación

- ❑ Todos los valores dentro de un **intervalo de cuantificación (1 LSB)** producen el mismo código de salida


$$1 \text{ LSB} = \frac{V_{\text{FSR}}}{2^n} \quad (\text{V})$$

- ❑ Luego para un determinado código CD hay un conjunto de valores posibles

➤ Redondeo: $V_{\text{FSR}} \frac{\text{CD}}{2^n} - \frac{1}{2}\text{LSB} \leq V_e < V_{\text{FSR}} \frac{\text{CD}}{2^n} + \frac{1}{2}\text{LSB}$



➤ Truncamiento: $V_{\text{FSR}} \frac{\text{CD}}{2^n} \leq V_e < V_{\text{FSR}} \frac{\text{CD}}{2^n} + 1\text{LSB}$




Ejemplo: ADC de 8 bits y $V_{\text{FSR}}=5\text{V}$ el error de cuantificación es de $\pm 9.7\text{mV}$


Error de Offset (LSB)

Discrepancia entre los **valores de cuantificación** real e ideal en **CD=0**

Redondeo




Truncamiento




Error de Ganancia (LSB)

Discrepancia entre los **valores de cuantificación** real e ideal en **CD=2ⁿ-1**

Redondeo




Truncamiento



No linealidad integral: INL (LSB)

I.N.L.= Máxima desviación de la recta


Discrepancia entre los **valores de cuantificación** reales e ideales




En la práctica se usan las transiciones para determinar el INL

No linealidad diferencial: DNL (LSB)

$$\text{D.N.L.} = \text{Ancho Real} - \text{Ancho Ideal}$$



Corrección de errores




All of the thin-film application resistors of the AD574A are trimmed for absolute calibration. Therefore, in many applications, no calibration trimming will be required. The absolute accuracy for each grade is given in the specification tables. For example, if no trims are used, the AD574AK guarantees ± 1 LSB max zero offset error and $\pm 0.25\%$ (10 LSB) max full-scale error. (Typical full-scale error is ± 2 LSB.) If the offset trim is not required, Pin 12 can be connected directly to Pin 9; the two resistors and trimmer for Pin 12 are then not needed. If the full-scale trim is not needed, a $50\ \Omega \pm 1\%$ metal film resistor should be connected between Pin 8 and Pin 10.

Ejemplo errores ADC





Un ADC unipolar de 16 bits con $V_{FSR}=5V$ se utiliza para medir una tensión continua.

- a) Calcular el rango de valores que puede tener la tensión de entrada si el código de salida es el 3FB0h y la conversión se realiza por redondeo.
- b) Repetir el apartado anterior si se sabe que el error de offset es de 1.5 LSB y el de ganancia 2 LSB
- c) Repetir el apartado anterior, considerando un error de INL= -1LSB y DNL=1.5 LSB


Tiempo de conversión



Ruido y distorsión




Ruido de cuantificación




Ruido cuantificación


Truncamiento




Redondeo



Relación S/N



$$V_{S(RMS)} = \frac{V_{FSR}}{2\sqrt{2}}$$




$$V_{NQ(RMS)} = \frac{V_{FSR}}{2^n \sqrt{12}}$$

$$\frac{S}{N} = \frac{V_{S(RMS)}}{V_{NQ(RMS)}} = \frac{2^n \sqrt{12}}{2\sqrt{2}} = 2^n \sqrt{1.5}$$

Relación S/N

$$SNR_{FS}(dB) = 20 \cdot \log \frac{S}{N} = 6.02 \cdot n + 1.76 \text{ dB}$$


Es el **MÁXIMO TEÓRICO** de la **RELACIÓN SEÑAL RUIDO** de un ADC, para una señal senoidal de amplitud pico-pico igual al FSR del convertidor.




bits	SNR
8	50 dB
12	74 dB
16	98 dB

Sobremuestreo

Criterio Nyquist:
 $BW = f_s/2$




Sobremuestreo:
 $BW < f_s/2$




Sobremuestrear incrementa SNR:

$$SNR_{FS}(dB) = 20 \cdot \log \frac{S}{N} = 6.02 \cdot n + 1.76 \text{ dB} + 10 \log \left(\frac{f_s/2}{BW} \right)$$

Análisis dinámico de un ADC



Procedimiento: señal entrada tono puro, FFT de la salida




La FFT de M puntos, muestreo f_s :

- Resolución $\Delta f = f_s/M$
- Rango $0 < f < f_s/2$
- Ganancia de procesamiento:




$$10 \log \left(\frac{M}{2} \right) \xrightarrow{M=4096} 33 \text{ dB}$$

Ejemplo





Caracterización ruido ADC

El ruido de cuantificación (Q noise) es aleatorio y de amplio espectro
Cuando hacemos la medida ha que evitar que haya correlación entre la señal de medida y el error de cuantificación







Distorsión


Un ADC es un sistema no lineal:



Distorsión



THD – Total Harmonic Distorsion



$$THD = \sqrt{\frac{V_{f2}^2 + V_{f3}^2 + \dots + V_{f6}^2}{V_{f1}^2}}$$

- V_{f1} : fundamental (señal entrada f_a)
- Habitualmente se cogen los 5 primeros armónicos para el cálculo de THD

Armonicos “n” aparecen en:

$$|\pm K \cdot f_s \pm n \cdot f_a| \quad f_s \text{ (sampling freq.)}$$

- THD no es una SNR (señal/ruido) sino una “NSR” (ruido/señal)
- $THD \text{ (dB)} < 0$

SFDR = Spurious Free Dynamic Range

- Diferencia entre la señal y el espurio de mayor nivel

SINAD – SNR and Distorsion

$$THD = \sqrt{\frac{V_{f2}^2 + V_{f3}^2 + \dots + V_{f6}^2}{V_{f1}^2}}$$

$$SNR = \frac{V_{f1}}{V_N}$$

$$THD = \sqrt{\frac{V_{f2}^2 + V_{f3}^2 + \dots + V_{f6}^2}{V_{f1}^2}}$$

$$SINAD = \sqrt{\frac{V_{f2}^2 + V_{f3}^2 + \dots + V_{f6}^2 + V_{noise}^2}{V_{f1}^2}}$$

$$= \sqrt{THD^2 + \left(\frac{1}{SNR}\right)^2} = \sqrt{THD^2 + 10^{\frac{-SNR(dB)}{10}}}$$

SINAD se define también como una relación ruido/señal $\rightarrow$ SINAD (dB) < 0

SINAD

$$SINAD = \sqrt{\frac{V_{f2}^2 + V_{f3}^2 + \dots + V_{f6}^2 + V_{NC}^2}{V_{f1}^2}} = \sqrt{THD^2 + \left(\frac{1}{SNR}\right)^2} \quad \text{En unidades naturales}$$

$$SINAD(dB) = 20 \cdot \text{Log} \sqrt{THD^2 + \left(\frac{1}{SNR}\right)^2} = 20 \cdot \text{Log} \sqrt{10^{-\frac{SNR(dB)}{10}} + 10^{\frac{THD(dB)}{10}}}$$


$$SINAD(dB) = 10 \cdot \text{Log} \left(10^{\frac{-SNR(dB)}{10}} + 10^{\frac{THD(dB)}{10}} \right) \quad \text{En decibelios}$$

SINAD and ENOB

$$SNR(dB) = 10\log\left(\frac{V_S}{V_{noise}}\right)^2 \left\{ \begin{array}{l} V_S^2 < V_{S(FSR)}^2 \\ V_{noise}^2 = V_{NQ}^2 + V_{N_thermal}^2 + \dots \end{array} \right\}$$

En la práctica:


$$SNR < SNR_{Q(FSR)} = 6.02 \cdot n + 1.76$$



ENOB (effective number of bits):

$$-SINAD = 6.02 \cdot ENOB + 1.76 \text{ dB}$$

Variación con la frecuencia



SNR no cambia mucho
Más Distorsión
Más Armónicos:

- THD aumenta
- SINAD disminuye
- ENOB disminuye

Ejemplo

Datos:

$f_{in} = 45\text{kHz} @ -0.5\text{ dBFS}$

$f_s = 250\text{ kHz}$

$M = 4096$


¿SNR?

¿THD?

¿SINAB?

¿ENOB?

¿SFDR?



Ejemplo

$$\text{SNR} = S(\text{dB}) - N(\text{dB}) =$$

$$= S(\text{dB}) - \left[N_{\text{FFT}}(\text{dB}) + 10 \log \frac{M}{2} \right] =$$

$$= -0.5 - (-123.7 + 33.1) = 90.1 \text{ dB}$$

$$\text{THD}^2 = \frac{V_{f2}^2 + V_{f3}^2}{V_{f1}^2} = 10^{\frac{-103.2}{10}} + 10^{\frac{-104}{10}} =$$


$$8.77 \cdot 10^{-11} \xrightarrow{10 \log(\text{THD}^2)} -100.6 \text{ dB}$$

$$\text{SINAD}(\text{dB}) = 10 \cdot \text{Log} \left(10^{\frac{-\text{SNR}(\text{dB})}{10}} + \text{THD}^2 \right) = 10 \cdot \text{Log} \left(10^{\frac{-90.1}{10}} + 8.77 \cdot 10^{-11} \right) = -89.7 \text{ dB}$$

$$\text{ENOB} = \frac{-\text{SINAD} - 1.76}{6.02} = 14.61 \text{ bits}$$


$$\text{SFDR} = 103.2 \text{ dB}$$

Datos: $f_{\text{in}} = 45 \text{ kHz}$ @ -0.5 dBFS ,
 $f_s = 250 \text{ kHz}$, $M = 4096$





Ruido de cuantificación vs térmico

ADC baja resolución ($n < 14$ bits)



ADC baja resolución ($n \geq 20$ bits)



Ruido de cuantificación vs térmico

Ruido AC




Ruido DC



- Se mide con señal senoidal
- Comportamiento dinámico (AC)
- SNR, THD, SINAD, ENOB

- Se mide en DC
- Ruido intrínseco (térmico)
- Importante en aplicaciones de alta resolución, baja velocidad, precisión DC
- Effective resolution, Noise-free resolution, Noise-free counts

Ruido térmico en ADC



- **Effective resolution ER:** rango dinámico (n^o bits) dado por ratio entre el FSR y el ruido RMS. Determina la característica de ruido del ADC

$$2^{ER} = \frac{FSR [V]}{V_{N_{rms}}[V]}$$


- **Noise-free resolution NFB:** rango dinámico (n^o bits) dado por el ratio entre FSR y el ruido pico-pico. Determina el número efectivo de bits que no se ven afectados por el ruido

$$2^{NFB} = \frac{FSR [V]}{V_{N_{pp}}[V]}$$

- **Noise-free counts NFC:** número de de códigos libres de ruido del ADC

$$NFC = 2^{NFB}$$

Ruido térmico en ADC



$$V_{N_{pp}} \cong 6,6 \times V_{N_{rms}} \quad \text{Para 99,9\% de probabilidad}$$

- **Effective resolution:** $2^{ER} = \frac{FSR [V]}{V_{N_{rms}} [V]}$
- **Noise-free resolution:** $2^{NFB} = \frac{FSR [V]}{V_{N_{pp}} [V]}$

Algunos fabricantes especifican la ER porque sale un número de bits más alto:

$$ER = NFB + 2.7 \text{ bits}$$

Noise-free resolution: ejemplo

ADS126x Precision, 5-channel and 10-channel, 40-kSPS, 24-bit, delta-sigma ADCs with PGA and monitors

ADS1260, ADS1261

SBAS760C – MARCH 2018 – REVISED JANUARY 2019


www.ti.com

Table 2. Effective Resolution (Noise-Free Resolution) at $T_A = 25^\circ\text{C}$ and External 5-V Reference

DATA RATE (SPS)	FILTER	GAIN							
		1	2	4	8	16	32	64	128
2.5	FIR	24 (24)	24 (22.8)	24 (23.8)	24 (23.8)	24 (23.8)	24 (22.8)	24 (22)	23 (20.8)
2.5	Sinc1	24 (24)	24 (22.8)	24 (23.8)	24 (23.8)	24 (22.8)	24 (22.8)	24 (22.4)	23.2 (21.2)
2.5	Sinc2	24 (24)	24 (22.8)	24 (23.8)	22.8 (23.8)	21.8 (22.8)	24 (23.8)	24 (22.4)	23.9 (22)
2.5	Sinc3	24 (24)	24 (22.8)	24 (23.8)	22.8 (23.8)	24 (23.8)	24 (23.8)	24 (22.4)	23.8 (22)
2.5	Sinc4	24 (24)	24 (22.8)	24 (23.8)	22.8 (23.8)	24 (23.8)	24 (23.8)	24 (23)	23.5 (22)
5	FIR	24 (23)	24 (22.8)	24 (23.8)	24 (22.8)	24 (22.2)	24 (21.8)	23.6 (21.7)	22.5 (20.7)
5	Sinc1	24 (23.7)	24 (23.8)	24 (23.8)	24 (22.8)	24 (22.2)	24 (22.8)	23.3 (21.4)	22.8 (20.7)
5	Sinc2	24 (24)	24 (23.8)	24 (23.8)	24 (23.8)	24 (23.8)	24 (22.8)	23.7 (21.7)	22.8 (21)
5	Sinc3	24 (24)	24 (23.8)	24 (23.8)	24 (23.8)	24 (23.8)	24 (22.8)	23.5 (21.4)	23.5 (21.7)
5	Sinc4	24 (24)	24 (23.8)	24 (23.8)	22.8 (23.8)	24 (23.8)	24 (23.8)	24 (22)	23.3 (21.2)
10	FIR	24 (22.4)	24 (22.8)	24 (22.8)	24 (22.2)	24 (21.8)	23.5 (21.2)	22.8 (20.5)	22.1 (19.9)
10	Sinc1	24 (23)	24 (22.8)	24 (22.8)	24 (22.8)	24 (22.2)	23.6 (21.2)	23.4 (21.2)	22.3 (19.8)
10	Sinc2	24 (23)	24 (22.8)	24 (22.8)	24 (22.8)	24 (22.2)	24 (22.2)	23.2 (21.4)	22.3 (20.2)
10	Sinc3	24 (24)	24 (22.8)	24 (23.8)	24 (23.8)	24 (22.8)	24 (22.2)	23.3 (21.2)	22.7 (20.7)
10	Sinc4	24 (24)	24 (22.8)	24 (23.8)	24 (22.8)	24 (22.8)	24 (22.2)	23.7 (21.4)	22.9 (20.8)
.....									
14400	Sinc5	20.5 (17.7)	20.3 (17.5)	20.2 (17.3)	20.1 (17.1)	19.8 (16.9)	19.1 (16.1)	18.4 (15.4)	17.5 (14.5)
19200	Sinc5	19.7 (16.8)	19.5 (16.5)	19.4 (16.5)	19.4 (16.3)	19.2 (16.2)	18.8 (15.9)	18 (15.1)	17 (14.2)
25600	Sinc5	18.2 (15.2)	18 (14.9)	18 (15.2)	17.9 (14.7)	17.9 (15.1)	17.8 (14.8)	17 (14.2)	16 (13.2)
40000	Sinc5	17.4 (14.6)	17.2 (14.2)	17.2 (14.2)	17.2 (14.3)	17.2 (14.2)	17.1 (14.3)	16.3 (13.4)	15.3 (12.5)

Ruido térmico en ADC

El ruido interno del ADC no es la única fuente de ruido:




$$V_{N,Total} = \sqrt{V_{N,AMP}^2 + V_{N,ADC}^2 + V_{N,REF}^2}$$

$$ex. V_{N,AMP} = V_{Noise\ Density\ (NSD)} * \sqrt{Bandwidth}, \quad V_{NSD} = \frac{V_{Noise}}{\sqrt{Hz}}$$

Ejemplo

Se pretende realizar una balanza que utiliza una célula de carga de 4 ramas activas y un ADC bipolar con $FSR = \pm V_{REF}$ conectado como se indica en la figura. Se dispone de una única tensión de referencia tanto para el ADC como para la excitación del puente.

La tabla indica los datos relevantes del circuito, incluyendo la célula de carga y el rango de pesos y resolución que se pretende alcanzar con el circuito de medida



Rango de fondo de escala (FSR) del puente	0-10mV
Rango de fondo de escala (FSR) de la balanza	2 kg
Resolución de la balanza	50 mg
Velocidad de muestreo	50 SPS
Tensión de referencia V_{REF}	5V

1. Determine el número de cuentas y bits libres de ruido (Noise-Free Counts, Noise-Free Bits) necesarios para alcanzar la resolución que se pide.
2. Determine si es posible cumplir las especificaciones con un ADC de 24 bits y la resolución máxima que se obtendría.

Ejemplo

3. Para realizar el circuito se elige el ADS1261, un ADC de 16 bits que incluye a la entrada un amplificador de ganancia programable (PGA), cuya ganancia en tensión puede ser de 1, 2, 4, 8, 16, 32, 64 ó 128.

La tabla recoge los valores de resolución efectiva y resolución libre de ruido de dicho ADC para diferentes combinaciones de ganancia y velocidad de muestreo 50 SPS.

Determine si es posible cumplir la especificación con este ADC, asegurando una resolución libre de ruido de 50 mg en la balanza.

Table I. Effective Resolution (Noise-Free Resolution) at TA = 25°C and External 5-V Reference

Data rate (SPS)	PGA gain							
	1	2	4	8	16	32	64	128
50	24 (22)	24 (21.8)	24 (21.8)	23.9 (21.5)	23.7 (21.2)	23.2 (20.8)	22.4 (20)	21.5 (18.9)

Ejemplo

4. Determine el valor pico-pico de ruido máximo (referido a la entrada del ADC) que puede haber para que la balanza tenga la resolución requerida. Determine de nuevo si es posible cumplir la especificación, esta vez a partir de la tabla de ruido proporcionada por el fabricante y que se recoge en la tabla II.


Table II. Noise in μV_{RMS} (μV_{PP}) at $T_A = 25^\circ C$ and Internal 2.5-V Reference

Data rate (SPS)	PGA gain							
	1	2	4	8	16	32	64	128
50	0.34 (2)	0.19 (1.1)	0.098 (0.61)	0.056 (0.32)	0.036 (0.23)	0.03 (0.17)	0.028 (0.17)	0.028 (0.17)


Índice

1. Fundamentos
2. Especificaciones
3. Técnicas de conversión
4. Ejemplo: AD7896

ADC rampa simple




ADC rampa simple




V_{ref} tiene que tener polaridad opuesta a V_i

$$\frac{V_i}{T_c} = \frac{-V_{ref}}{R \cdot C}$$



$$V_o = -I_{INT} \frac{t}{C} = -\frac{V_{ref}}{R} \frac{t}{C}$$


Comparador: $V_o(t = T_c) = V_i$




Contador: $Z = T_c \cdot f_c$

$$Z = \frac{f_c \cdot R \cdot C \cdot V_i}{-V_{ref}}$$

ADC doble rampa




ADC doble rampa




Fase integración (T_1)
hasta que Z desborda


$$N = 2^n = T_1 \cdot f_{CLK}$$



$$V_{o1} = -I_{INT} \frac{T_1}{C} = -\frac{V_i T_1}{R C}$$




ADC doble rampa




Fase de-integración (T_2)

- hasta que V_o llega a cero
- V_{ref} signo contrario que V_i


$$Z = T_2 \cdot f_{CLK}$$



$$V_{o1} = I_{INT} \frac{T_2}{C} = \frac{V_{ref}}{R} \frac{T_2}{C}$$




ADC doble rampa




$$Z = T_2 f_{CLK} = \frac{T_2}{T_1} \cdot 2^n$$

$$Z = \frac{-V_i}{V_{ref}} \cdot 2^n$$

$$\left. \begin{aligned} V_{o1} &= -I_{INT} \frac{T_1}{C} = -\frac{V_i}{R} \frac{T_1}{C} \\ V_{o1} &= I_{INT} \frac{T_2}{C} = \frac{V_{ref}}{R} \frac{T_2}{C} \end{aligned} \right\} T_2 = \frac{-V_i}{V_{ref}} T_1$$





Respuesta frecuencia ADC






ICL7136

3 1/2 Digit LCD, Low Power Display, A/D Converter



ICL7136



$$\left. \begin{aligned} V_{INT} &= -I_{INT} \frac{t}{C_{INT}} = -\frac{V_i}{R_{INT}} \frac{t_2}{C_{INT}} \\ V_{INT} &= -I_{INT} \frac{t}{C_{INT}} = -\frac{V_{ref}}{R_{INT}} \frac{t_3}{C_{INT}} \end{aligned} \right\} \begin{aligned} t_3 &= \frac{V_i}{V_{ref}} t_2 \\ COUNT &= \frac{V_i}{V_{ref}} 1000 \end{aligned}$$

ICL7136

ICL7136

Design Information Summary Sheet

• OSCILLATOR FREQUENCY

$$f_{OSC} = 0.45/RC$$

$$C_{OSC} > 50pF; R_{OSC} > 50k\Omega$$

$$f_{OSC} (Typ) = 48kHz$$

• OSCILLATOR PERIOD

$$t_{OSC} = RC/0.45$$

• INTEGRATION CLOCK FREQUENCY

$$f_{CLOCK} = f_{OSC}/4$$

• INTEGRATION PERIOD

$$t_{INT} = 1000 \times (4/f_{OSC})$$

• 60/50Hz REJECTION CRITERION

$$t_{INT}/t_{60Hz} \text{ or } t_{INT}/t_{50Hz} = \text{Integer}$$

• OPTIMUM INTEGRATION CURRENT

$$I_{INT} = 1\mu A$$

• FULL SCALE ANALOG INPUT VOLTAGE

$$V_{INFS} (Typ) = 200mV \text{ or } 2V$$

• INTEGRATE RESISTOR

$$R_{INT} = \frac{V_{INFS}}{I_{INT}}$$

• INTEGRATE CAPACITOR

$$C_{INT} = \frac{(t_{INT})(I_{INT})}{V_{INT}}$$

• INTEGRATOR OUTPUT VOLTAGE SWING

$$V_{INT} = \frac{(t_{INT})(I_{INT})}{C_{INT}}$$

• V_{INT} MAXIMUM SWING:

$$(V_- + 0.5V) < V_{INT} < (V_+ - 0.5V), V_{INT} (Typ) = 2V$$

• DISPLAY COUNT

$$COUNT = 1000 \times \frac{V_{IN}}{V_{REF}}$$

• CONVERSION CYCLE

$$t_{CYC} = t_{CLOCK} \times 4000$$

$$t_{CYC} = t_{OSC} \times 16,000$$

when $f_{OSC} = 48kHz$; $t_{CYC} = 333ms$

• COMMON MODE INPUT VOLTAGE

$$(V_- + 1V) < V_{IN} < (V_+ - 0.5V)$$

• AUTO-ZERO CAPACITOR

$$0.01\mu F < C_{AZ} < 1\mu F$$

• REFERENCE CAPACITOR

$$0.1\mu F < C_{REF} < 1\mu F$$

• V_{COM}

Biased between V_+ and V_- .

• $V_{COM} \approx V_+ - 2.8V$



Regulation lost when V_+ to $V_- < \approx 6.8V$.
If V_{COM} is externally pulled down to $(V_+ + V_-)/2$, the V_{COM} circuit will turn off.

• POWER SUPPLY: SINGLE 9V

$V_+ - V_- = 9V$
Digital supply is generated internally
 $V_{TEST} \approx V_+ - 4.5V$

• DISPLAY: LCD

Type: Direct drive with digital logic supply amplitude.



ICL7136




FIGURE 3A.




FIGURE 3B.

FIGURE 3. USING AN EXTERNAL REFERENCE





FIGURE 5. EXCLUSIVE "OR" GATE FOR DECIMAL POINT DRIVE

ICL7136






- $V_{COM} \cong V+ - 2.8V$

Regulation lost when $V+ \text{ to } V- < \cong 6.8V$.


If V_{COM} is externally pulled down to $(V+ \text{ to } V-)/2$, the V_{COM} circuit will turn off.

Analog COMMON is also used as the input low return during auto-zero and de-integrate. If IN LO is different from analog COMMON, a common mode voltage exists in the system and is taken care of by the excellent CMRR of the converter. However, in some applications IN LO will be set at a fixed known voltage (power supply common for instance). In this application, analog COMMON should be tied to the same point, thus removing the common mode voltage from the converter. The same holds true for the reference voltage. If reference can be conveniently tied to analog COMMON, it should be since this removes the common mode voltage from the reference system.

ADC basado en DAC (rampa en escalera)




Redondeo



Truncamiento

Ejemplo ($n = 3$ bits, $V_{FSR} = 8$ V, $v_l = 4$ V)





Características del ADC rampa en escalera

- ✓ Sencillo de realizar
- ✓ Apto para aplicaciones “lentas”
- ✓ El T_c depende del valor de la tensión de entrada
- ✓ El $T_{c(max)} = (2^n - 1) \cdot T_{CLK}$
- ✓ El T_{CLK} debe ser tal que el DAC pueda estabilizar su salida.



Ejemplo: ADC de 8 bits realizado con un DAC con un $T_S = 10\mu s$ tendría un T_c de 2.55 ms (“mínimo”)

ADC de aproximaciones sucesivas








¿Cómo funciona el SAR?



Funcionamiento ($n=4$, $V_{FSR}=16$ V, $v_i=10.8$ V)



Funcionamiento ($n=4$, $V_{FSR}=16\text{ V}$, $v_i=10.8\text{ V}$)





Características del ADC tipo SAR

- ✓ Muy empleados (especialmente con μ Procesadores)
- ✓ Alta resolución: 16 bits.
- ✓ Alta velocidad: $T_c = n \cdot T_{CLK} \approx \mu s$.
- ✓ Cada conversión es única e independiente de la anterior.
- ✓ Su exactitud, linealidad y velocidad son el resultado directo de las características del DAC (junto con su tensión de referencia) y del A.O.
- ✓ La entrada no debe variar más de $\pm 1/2 \text{ LSB}$ durante la conversión.


ADC Flash

- Su característica principal es la rapidez
- En la práctica esta estructura está limitada a $n \leq 10$ bits



ADC Sigma Delta

- Su características principales son la rapidez media-alta , alta resolución y su simplicidad circuital.
- <http://www.analog.com/en/design-center/interactive-design-tools/sigma-delta-adc-tutorial.html>



ADC Sigma Delta ($\Sigma\Delta$)

- Con los datos obtenidos se calcula para un ADC de n bits:

Unipolar: $\frac{N^{\circ} \text{ de "1" en el Stream}}{N^{\circ} \text{ de Loops}} \times V_{FSR} = \text{Mean Output}$



Bipolar: $\frac{N^{\circ} \text{ de "1" en el Stream}}{N^{\circ} \text{ de Loops}} \times V_{FSR} - \frac{V_{FSR}}{2} = \text{Mean Output}$

$$CD = \frac{N^{\circ} \text{ de "1" en el Stream}}{N^{\circ} \text{ de Loops}} \times 2^n$$


- Error = $|\text{Mean Output} - V_i|$ disminuye con el N° de Loops

ADC Sigma Delta ($\Sigma\Delta$)



Un modulador ($\Sigma\Delta$) se parece mucho a un PWM y un diezmado (promediado, FPB) posterior:







ADC Sigma Delta ($\Sigma\Delta$)




ADC Sigma Delta ($\Sigma\Delta$)



ADC Sigma Delta ($\Sigma\Delta$) – conformado ruido




Resumen



Índice


1. Fundamentos
2. Especificaciones
3. Técnicas de conversión
4. Ejemplo: AD7896

Características generales



- ❑ Técnica de SAR
- ❑ Interfaz serie (μP)
- ❑ Resolución: 12 bits
- ❑ $f_s < 100 \text{ kS/s}$

Funcionamiento



Características

Parameter	A Versions ¹	Test Conditions/Comments
DYNAMIC PERFORMANCE ²		
Signal to (Noise + Distortion) Ratio ³ @ +25°C T _{MIN} to T _{MAX}	70	f _{IN} = 10 kHz Sine Wave, f _{SAMPLE} = 100 kHz
Total Harmonic Distortion (THD) ³	-80	f _{IN} = 10 kHz Sine Wave, f _{SAMPLE} = 100 kHz
Peak Harmonic or Spurious Noise ³	-80	f _{IN} = 10 kHz Sine Wave, f _{SAMPLE} = 100 kHz
Intermodulation Distortion (IMD) ³		f _a = 9 kHz, f _b = 9.5 kHz, f _{SAMPLE} = 100 kHz
2nd Order Terms	-80	
3rd Order Terms	-80	
DC ACCURACY		
Resolution	12	
Minimum Resolution for which No Missing Codes are Guaranteed	12	
Relative Accuracy ³	±1	
Differential Nonlinearity ³	±1	
Positive Full-Scale Error ³	±3	
Unipolar Offset Error	±4	V _{DD} = 5 V ± 10%
	±4	V _{DD} = 2.7 V to 3.6 V
ANALOG INPUT		
Input Voltage Range	0 to +V _{DD}	
Input Current	±2	